Hệ thống thu thập dữ liệu để phát hiện tín hiệu bức xạ quang học thoáng qua
Theo các đặc điểm của nền mạnh và mục tiêu yếu trong phát hiện bức xạ quang thoáng qua, bài báo này thiết kế một sơ đồ thu thập dữ liệu với FPGA làm cốt lõi của điều khiển và xử lý. Sơ đồ sử dụng các kênh bộ lọc kép nền và tín hiệu, khuếch đại được điều khiển theo chương trình hai cấp, đảm bảo hiệu quả chất lượng thu tín hiệu; đồng thời, nó áp dụng lưu trữ chuyển đổi tần số cho các tín hiệu mục tiêu, giúp giảm đáng kể các yêu cầu về lưu trữ và truyền dữ liệu, đồng thời đảm bảo quy trình thu thập nhất quán hơn. đo lường độ chính xác.
1 Cấu tạo hệ thống và nguyên lý làm việc
Hệ thống thu thập dữ liệu có thể được tạm chia thành ba phần: mô-đun tiền xử lý, mô-đun lưu trữ lấy mẫu và mô-đun điều khiển FPGA. Mô-đun tiền xử lý bao gồm các thiết bị chuyển đổi quang điện, dãy bộ lọc hoạt động và mạch khuếch đại được điều khiển bằng chương trình. Sơ đồ khối của toàn bộ hệ thống được hiển thị trong Hình 1. Mạch chuyển đổi quang điện chuyển đổi tín hiệu quang đi vào hệ thống thành tín hiệu dòng điện thông qua một máy dò, sau đó chuyển đổi nó thành tín hiệu điện áp thông qua bộ khuếch đại hoạt động xuyên trở kháng. Hệ thống thiết kế hai kênh lọc: nền thông qua lọc thông thấp và tín hiệu thông qua lọc thông cao. Ở trạng thái ban đầu, công tắc analog chọn kênh nền theo mặc định và bộ khuếch đại khả trình được đặt ở chế độ nền. Sau khi tín hiệu nền được lấy mẫu bởi A/D, nó sẽ được gửi tới FPGA để so sánh ngưỡng. Khi một tình huống lớn hơn ngưỡng được phát hiện, FPGA sẽ chuyển kênh của công tắc tương tự, kênh của bộ lọc thông cao được chọn và chế độ hoạt động của bộ khuếch đại được điều khiển bằng chương trình được chọn làm chế độ tín hiệu. Theo đặc điểm của tín hiệu dốc ở đầu và chậm ở cuối, FPGA thực hiện việc thu thập và lưu trữ dữ liệu dày đặc và sau đó thưa thớt thông qua điều khiển phối hợp của A/D và FIFO.
2. Thiết kế phần cứng của hệ thống thu thập dữ liệu
2.1 Mạch tiền xử lý giai đoạn trước
Trong mạch phát hiện quang điện, bộ tách sóng quang có liên quan trực tiếp đến chất lượng hoạt động của hệ thống. Để giảm ảnh hưởng của dòng điện cảm ứng do bức xạ điện từ môi trường gây ra, thiết bị này phù hợp với bao bì gốm. Ngoài ra, vùng cảm quang của máy dò không được quá lớn, nếu không các thông số như dòng điện tối, điện dung đường giao nhau và thời gian tăng sẽ tăng lên, điều này sẽ ảnh hưởng đến hiệu quả phát hiện. Trong thiết kế, đi-ốt quang silicon S2387 của Công ty Hamamatsu Nhật Bản được sử dụng. Máy dò có các đặc điểm về độ nhạy cao, thời gian đáp ứng nhanh và dải động lớn. Thiết kế mạch sử dụng chế độ phân cực bằng 0, không có dòng điện tối, nhiễu diode chủ yếu là nhiễu nhiệt do điện trở shunt tạo ra, có độ chính xác và tuyến tính tốt nhất. Bộ lọc thông cao và thấp sử dụng bộ lọc tích cực, có tốc độ phản hồi nhanh, hiệu quả tốt trong việc lọc sóng hài và có thể tự động bù công suất phản kháng. Bộ khuếch đại điều khiển theo chương trình bao gồm một bộ khuếch đại hoạt động tích hợp và một công tắc analog. Công tắc tương tự được điều khiển bởi FPGA và các điện trở khác nhau được kết nối với đầu vào của bộ khuếch đại hoạt động để điều chỉnh mức tăng.
2.2 Mạch lưu trữ lấy mẫu
Do dải động của tín hiệu mục tiêu rất lớn (khoảng 80 dB), nên cần chọn ADC có dải động rộng để nhận tín hiệu. Việc sử dụng 14 b ADC để lấy mẫu các tín hiệu có dải động có biên độ thay đổi lên đến 4 bậc độ lớn có thể đáp ứng các yêu cầu về độ nhạy phát hiện cao mà hệ thống yêu cầu. Tuy nhiên, do tất cả các thiết bị chuyển đổi A/D đều có lỗi chính xác, nên việc sử dụng các thành phần chuyển đổi A/D có độ chính xác cao làm thành phần chuyển đổi A/D có độ chính xác thấp có thể giảm các lỗi chính xác. Thiết kế này sử dụng 16 bAD976A của Công ty ADI. AD976A tiêu thụ điện năng thấp 16 b bộ chuyển đổi A/D xấp xỉ liên tiếp, tốc độ chuyển đổi là 200 KSPS, có thể chọn nguồn điện tham chiếu 2,5 V bên trong hoặc bên ngoài. AD976 cho phép 16 b xuất song song cùng một lúc và có thể xuất ở dạng hai 8 b. Để tiết kiệm chân trong thiết kế, đầu ra 8 b kép được sử dụng.
Để đảm bảo truyền dữ liệu chính xác giữa các miền đồng hồ khác nhau, bộ đệm dữ liệu sử dụng FIFO không đồng bộ. FIFO không đồng bộ có các đặc tính tốc độ cao và độ tin cậy tốt, đồng thời có thể tránh lấy mẫu sai dữ liệu do sự khác biệt về pha giữa các đồng hồ khác nhau. IDT7204 được sử dụng trong thiết kế là chip bộ nhớ đệm cổng kép CMOS 4 096 × 9 b trong sê-ri IDT72XX. Các con trỏ đọc và ghi bên trong được đọc và ghi trên cơ sở nhập trước xuất trước, đồng hồ ghi W và đồng hồ đọc R được cung cấp bên ngoài; cờ đầy () và cờ trống () kiểm soát tràn dữ liệu và đọc trống, đồng thời ghi khi bộ nhớ mô phỏng đầy. Có thể dễ dàng mở rộng bất kỳ độ sâu và độ dài từ nào.
